ZYBO Base System Design (Vivado 2014.4) - 1

はじめに

ZYBO購入後，最初にZYBO Base System Designをやってみました． ZYBO Base System Designは，Digilentが配布しているリファレンスプロジェクトのようです． 下記ページにてダウンロードできます．

• Digilent Inc. - Digital Design Engineer's Source

他に参考にしたWebページは，marsee氏の「FPGAの部屋」です． ZYBO Base System DesignにはVivado 2013.4用のプロジェクトファイルが付属していますが，marsee氏はVivado 2014.1を使用されていたので，私はVivado 2014.4でやってみることにしました．

• ZYBO Base System Design（Vivado 2014.1版）

事前準備

microSDHCのフォーマット

購入したmicroSDHCカードをフォーマットしておきました． 「デバイスの既定値を復元する」をクリックした後，クイック フォーマットを実行しました．

フォーマット

ドライバのインストール

UARTに必要なドライバをインストールしておきました．

• Virtual COM Port Drivers

ドライバー ソフトウェアのインストール

Tera Termのインストール

Tera Termなどのターミナルソフトウェアが必要になります． 私はインストール済みでしたので，設定のみ変更しました．

• Tera Term - SourceForge.JP

Tera Term: シリアルポート 設定

作業備忘録

1. プロジェクトディレクトリを準備する
「zybo_base_system.zip」を展開し，できるだけ浅い階層のディレクトリにファイルを置きます． Windowsはファイルパスに文字数制限がありますが，Vivadoがディレクトリを自動生成する際に，この制限を超過しないようにするためです． 私は，「C:\work\zybo_base_system」に，展開してできたディレクトリの「source\vivado\」以下のファイル（「hw」および「SDK」）を移動しました．
2. Vivadoを起動する

Vivado
3. プロジェクトを開く
「Open Project」から「C:\work\zybo_base_system\hw\zybo_bsd\zybo_bsd.xpr」を開きます． 下図のようなウィンドウが開きますので，「Automatically upgrade ...」を選択して「OK」をクリックします．

Vivado
「Default Library」ウィンドウも表示されましたが，「OK」をクリックしました．

Vivado
4. Upgrade IP
「Project Upgraded」ウィンドウが開きますので，「Report IP Status」をクリックしました．

Vivado
「Upgrade Selected」をクリックしました．

Vivado
「OK」をクリックしました．

Vivado
Critical Warningが出ましたが無視しました． 以降の「Generate Block Diagram」でもCritical Warningが出ましたが，同様に無視しても問題はありませんでした．
5. Generate Block Diagram
「Flow Navigator」の「IP Integrator」 - 「Generate Block Diagram」を実行しました．
6. Generate Bitstream
「Flow Navigator」の「Program and Debug」 - 「Generate Bitstream」を実行しました． エラーなく，Bitstreamを生成できました．

Vivado

続きは…

• ZYBO Base System Design (Vivado 2014.4) - 2